banjalukaforum.com

Ok
Kes memorija se nalazi na samo procesoru i sa njom se obezbedjuje da procesor sto manje izlazi na magistrale, takodje razlog za uvodjenje kes memorije je relativno veliko vreme pistupa radnoj memoriji. Kes memorija se koristi za ubrzavanje pristupa radnoj memoriji a samim tim i za ubrzavanje rada racunara. Kes memorija implementira se kao brza staticka memorija Procesor naj pre proveri da li je sadržaj u keš memoriji, ako jest ćitanje ili upis se realizuje sa keš memorijom, a ako nije sadržaj date lokacije se prebaci iz radne u keš memoriju pa se potom vrši čitanje ili upis.
Karakteristike kes memorije:
- vreme pristupa
- kapacitet kes memorije
- dimenzije bloka
- tehnike preslikavanja (direktno, asocijativno i set-asocijativno)
- algoritam zmena (LRU, FIFO, Random)
- nacin azuriranja radne memorije (write-back, write-through)

Da bi kes memorija bila sto brza treba da bude sto manja, sto znaci krace vreme pristupa, jednostavniju logiku i sl. Sa druge strane treba da bude sto veca da bi bilo sto vise podatak. Kao rezultat toga ubacuje se jos jedna kes memorija izmedju kesa i radne memorije tz. kes memorija drugog nivoa.

ZANA LI JOS NEKO NSTO STO BI MOGAO DA DODA?
HVALA!

Uvođenje keš memorije je bazirano na pretpostavci da ako Vreme izvršavanja instrukcija,a samim tim i programa, direktno zavisi od vremena pristupa operativnoj memoriji. Pristupoperativnoj memoriji se može ubrzati korišćenjem keš memorije koja se ubacuje između procesora i operativne memorije. Keš memorija se realizuje tako da je njeno vreme pristupa daleko manje od vremena pristupa operativne memorije. S obzirom da je cena po bitu keš memorije značajno veća od cene po bitu operativne memorije, kapacitet keš memorije je daleko manji od kapaciteta operativne memorije. U keš memoriji se čuvaju sadržaji onih lokacija operativne memorije kojima se procesor najčešće obraća. Algoritam izvršavanja instrukcija u računarima sa keš memorijom predviđa da se pri svakom obraćanju procesora operativnoj memoriji najpre izvrši provera da li je dati sadržaj u keš memoriji. Ako jeste, čitanje ili upis se vrši sa keš memorijom. Ako nije, sadržaj date lokacije se, najpre, prebaci iz operativne u keš memoriju pa se, potom, čitanje ili upis realizuje sa keš memorijom.
Kompletan rad sa keš memorijom se realizuje hardverski.
je iz programa pristupano nekim lokacijama operativne memorije, postoji velika verovatnoća da će im se uskoro ponovo pristupiti. Ova pretpostavka je utemeljena na uočenom prostornom i vremenskom lokalitetu programa. Prostorni lokalitet znači da su adrese
koje će se uskoro generisati u neposrednoj blizini adresa koje su upravo generisane. Ovakav način generisanja adresa se javlja kod generisanja adresa elemenata nizova, čiji su elementi u operativnoj memoriji smešteni jedan za drugim, ili kod instrukcija, koje se izvršavaju
sekvencijalno. Vremenski lokalitet znači da se određene adrese, koje prostorno u operativnoj memoriji ne moraju da budu bliske, više puta generišu u određenom vremenskom intervalu. Ovakav način generisanja adresa se javlja kod generisanja adresa skalarnih promenljivih.
Keš memorije je moguće realizovati na više načina. Razlike postoje u tehnici preslikavanja, dimenziji bloka, zameni blokova keš memorije i ažuriranju operativne memorije. Tehnika preslikavanja određuje način vođenja evidencije o tome koji se delovi operativne memorije nalaze u pojedinim delovima keš memorije. Dimenzija bloka određuje
broj reči operativne memorije na nivou kojih se realizuje preslikavanje. Zamena blokova keš memorije određuje ulaz keš memorije u koji treba smestiti blok koji se dovlači iz operativne memorije u slučaju kada je keš memorija popunjena. Ažuriranje operativne memorije
određuje kako se kod operacije upisa obezbeđuje ne samo promena sadržaja u keš, već i u operativnoj memoriji.
1.1.1. TEHNIKE PRESLIKAVANJA
Najčešće se koriste sledeće tri tehnike preslikavanja:
• direktno,
• asocijativno i
• set-asocijativno.
1.1.1.1. DIREKTNO PRESLIKAVANJE
Kod tehnike direktnog preslikavanja keš memorija se sastoji iz sledećih delova (slika 1):
• memorije DATA i
• memorije TAG.
U memoriju DATA se smeštaju blokovi preneti iz operativne u keš memoriju. U memoriju TAG se smeštaju brojevi grupa, koji se nazivaju TAG-ovi, za blokove prenete iz operativne u keš memoriju. Za realizaciju memorija DATA i TAG koristi se RAM memorija. Ukoliko u memoriju DATA može da se smesti 2k blokova operativne memorije kaže se da keš memorija ima 2k ulaza. Za svaki ulaz memorije DATA postoji odgovarajući ulaz memorije TAG. U slučaju keš memorije sa 2k ulaza realizovane u tehnici direktnog preslikavanja zamišlja
se kao da je operativna memorija kapaciteta 2m+k blokova podeljena na 2m grupa pri čemu veličina grupe odgovara veličini memorije DATA i iznosi 2k blokova. Ukoliko se uzme da je dimenzija bloka 2l reči, tada generisana adresa ima sledeću strukturu:
• najnižih l bita određuju adresu reči unutar bloka,
• srednjih k određuju broj bloka unutar grupe i
• najviših m bita određuju broj grupe u operativnoj memoriji kojoj pripada blok.
U ovoj tehnici svaki blok operativne memorije ima fiksno definisan ulaz u keš memoriji u koji se smešta prilikom dovlačenja iz operativne u keš memoriju. Tako se i-ti blok iz bilo koje od 2m grupa operativne memorije prilikom dovlačenja može da smesti jedino u i-ti ulaz memorije DATA. Pošto se u i-tom ulazu memorije DATA može da nađe i-ti blok iz bilo koje
od 2m grupa operativne memorije, u i-tom ulazu memorije TAG se čuva broj grupe kojoj pripada dati blok. S obzirom da u operativnoj memoriji ima 2m grupa, širina memorijske reči memorije TAG je m bita.
Pri generisanju zahteva za čitanje od strane procesora srednjih k bita generisane adrese određuju ulaz u memorijama TAG i DATA. Sadržaj adresirane lokacije memorije TAG poredi se sa najviših m bita generisane adrese da bi se utvrdilo da li postoji saglasnost ili ne.
Ukoliko postoji saglasnost, sa srednjih k i najnižih l bita generisane adrese adresira se reč memorije DATA i obavlja čitanje. Ako saglasnost ne postoji, najpre se ceo blok iz ulaza memorije DATA koji je određen sa srednjih k bita generisane adrese prebacuje u operativnu memoriju. Broj grupe operativne memorije u koju se blok upisuje određen je sa m bita očitanih iz memorije TAG i to sa ulaza određenog sa srednjih k bita generisane adrese. Broj bloka unutar date grupe operativne memorije određen je sa srednjih k bita generisane adrese.
Potom se ceo blok u kome se nalazi adresirani sadržaj dovlači iz operativne memorije i smešta u ulaz memorije DATA koji je određen sa srednjih k bita generisane adrese. Takođe se broj
grupe kojoj dati blok pripada, određen sa najviših m bita generisane adrese, upisuje u memoriju TAG i to u ulaz određen sa srednjih k bita generisane adrese. Potom se na već opisani način vrši provera da li postoji saglasnost, utvrđuje da postoji, i realizuje čitanje.
Pri generisanju zahteva za upis od strane procesora na isti način se ispituje saglasnost sa sadržajem keš memorije kao u slučaju operacije čitanja. Ukoliko postoji saglasnost, sa srednjih k i najnižih l bita generisane adrese adresira se reč memorije DATA i nakon toga vrši
se upis. Ako saglasnost ne postoji, na identičan način kao i za operaciju čitanja se najpre blok iz ulaza keš memorije određenog sa srednjih k bita generisane adrese prebacuje u operativnu memoriju, a zatim u isti ulaz keš memorije dovlači novi blok iz operativne memorije. Potom
se, ponovo, na već opisani način vrši provera da li postoji saglasnost, utvrđuje da postoji, i realizuje upis.
Opisani mehanizam čitanja iz i upisa u keš memoriju je osnovni mehanizam rada sa keš memorijom. U praktičnim realizacijama postoji više varijanti ovog osnovnog mehanizma.
Prednost tehnike direktnog preslikavanja je da se za realizaciju keš memorije koriste standardne RAM memorije i da je algoritam zamene trivijalan. Nedostatak je da se u isti blok keš memorije preslikava 2m blokova operativne memorije, tako da dolazi do zamene starog
bloka novim i onda kada nije popunjena cela keš memorija.

Use google...

_________________
http://www.codebluestudio.com

Da, taj pdf sam i ja naso samo sam kratk citirao ...

Hval u svakom slucaju!

Pokusavam da iskopam jos neke karakteristike I i II nivoa kes memorije. Onsnove razlog znam. Ovo su malo glupo pitanje ali, Interesuje da li je kes II nivoa isto SRAM, ili moze biti i DRAM?

Prvi procesor koji je imao on-chip keš, ili kraće L1, bio je 80486 sa 8 Kb memorije. Na prvi pogled ovo izgleda premalo. Sasvim je izvesno da ovako mali keševi daju značajno povećanje performansi, posebno za prihvatanje CPU kodova. Moderniji procesori, poput Pentiuma III, imaju L1 keš od 32 Kb (16 Kb za svaki podatak i za kod). Athlon ima, čak, 128 Kb L1 keša. Neke AMD i Pentium matične ploče mogu da imaju keš memorije od 128-512 Kb. To se naziva keš drugog nivoa, ili, kraće, L2. Ako CPU ne moze da pronađe potrebne podatke u svom internom kešu, on pretražuje eksternu keš memoriju, tj. L2 keš kontroler najpre pretražuje L2 keš i ukoliko se podaci ni u njemu ne nalaze odnosno, ukoliko dođe do promašaja keša, podaci se vuku iz RAM-a. Keš drugog nivoa može da bude veći od prvog. Eksterni keš kontroler očigledno mora da upravlja ovakvom keš memorijom. Stvarni RAM je tada smešten iza drugog nivoa keša. L2 keš se instalira eksterno na matičnoj ploči (za Socket 7), ili se, poput L1 keša, integriše u CPU (AMD-K6-3), ili u CPU modul (from Pentium II). PentiumPro je bio prvi OPC mikroprocesor koji je imao integrisan L2 keš (pipelined burst), sa kapacitetom od 256, ili 512 Kb, i funkcioniše sa punom frekvencijom CPU-a. Tako se značajno povećavaju performanse u poređenju sa Pentium procesorom. Pentium II takodje ima integrisan L2 kes (512 Kb). Međutim, kod njega se koristi samo polovina frekvencije CPU-a. Sa druge strane, L2 kesevi za Athlon, Celeron i Pentium III Coppermine mogu da koriste punu frekvenciju CPU-a. On-chip keš (L1) za 80486 je, na primer, struktuiran kao četvorostrana asocijativna keš memorija. Ima četiri smera - svaki sa 128 skupova (ili linija kesa), od po 16 bajtova. Tako se obezbeđuje pomenutih 8 Kb memorije. Glavna razlika izmedu on-chip keša i keša drugog nivoa je sto CPU može da čita podatke iz on-chip keša obično u okviru jednog ciklusa takta. Sa druge strane, pristup kešu drugog nivoa zahteva normalan ciklus magistrale, koji traje najmanje dva ciklusa takta. Zato je čip na kešu značajno brzi. Radi "čistog" poređenja performansi CPU-a i memorije, aktiviranje on-chip keša učetvorostručava brzinu. Drugim rečima keš koji se nalazi na procesoru može imati i do četiri puta brži pristup od keša koji je na posebnom čipu van procesora. U praksi on-chip keš je efikasniji samo kod sekvencijalnog pristupa radi čitanja. Za čitanje podataka koji su smešteni u oblasti izvan kapaciteta kesa L1 dobitak nije veliki.
Linije on-chip keša se uvek izvršavaju u burst ciklusu, ukoliko je to moguće. Tako se skraćuje broj ciklusa spoljne magistrale. Može se reći da 486 CPU radi brže od 80386 bez keša ako se njegov kod i podaci smeštaju u okviru oblasti učitane u on-chip keš. Performanse se znacajno smanjuju ako su kod i podaci rasuti, tako da se mogu čuvati samo u L2 kešu. Tada CPU mora da izvodi ciklus spoljašnje magistrale, koji je dva puta duži kada se čitaju podaci, ili kod. Konačno, sledeći značajan skok ka dužem vremenu izvršenja javlja se ako se ni u kešu drugog nivoa ne nalaze potrebni podaci, jer tada CPU mora da izvede klasični pristup RAM-u.

Ako me dobro pamcenje sluzi, mora biti SRAM i znatno je veci od prvog nivoa.

_________________
http://www.codebluestudio.com

Ustvari siguran sam, nebi imalo smisla sa DRAM-om. DRAM je znatno sporiji a cilj cach-a jeste da ubrza pristupanje stalnim podacima, tako sto cuva podatke kojim program stalno pristupa. Pa nebi imalo smisla koristiti spori DRAM... logika valjda,jos mi se vrti od sinoc pa mi nemoj vjerovati

_________________
http://www.codebluestudio.com